Выбор элементной базы для построения принципиальной электрической схемы цифрового устройства

Параллельная загрузка при единице на C и логических единиц на входах управления SR и SL. Режим сдвига вправо - SR=1, SL=0, влево - SR=0, SL=1. При нулях на входах управления - режим хранения. Ноль на обнуляет все разряды регистра.

Читайте также

Построение внутренней памяти процессорной системы, состоящей из ПЗУ и статического ОЗУ
Построить внутреннюю память процессорной системы, состоящую из ПЗУ и статического ОЗУ. Процессорная система работает в реальном режиме. Разрядность ША - 20, ШД - 8. ИСХОДНЫЕ ДАННЫЕ: ...

Проектирование локальной вычислительной сети
Телекоммуникация и сетевые технологии являются в настоящее время той движущей силой, которая обеспечивает развитие мировой цивилизации. Практически нет области производственных и обществ ...

Проектирование двухвходовой КМОП-схемы дешифратора 2 в 4
КМОП (комплементарная логика на транзисторах металл-оксид-полупроводник; англ. CMOS, Complementary-symmetry/metal-oxide semiconductor) - технология построения электронных схем. В те ...