Микропроцессор

Сигнал

I/O

Назначение

CLK2

I

Внешний сигнал синхронизации процессора

D [15:0]

I/O

Сигналы шины данных

А [23:1]

О

Сигналы шины адреса

BLE#, BHE#

О

Аналоги ВЕ0# и ВЕ1#

W/R#

О

Сигнал, определяющий тип шинного цикла (запись / чтение)

M/IO#

О

Высокий уровень указывает на обращение к памяти (или останов), низкий - на обращение к портам ввода-вывода или подтверждение прерывания

D/C#

О

Сигнал, определяющий тип шинного цикла

NA#

I

Запрос следующего адреса при конвейерной адресации

Продолжение таблицы 1

ADS#

O

Сигнал идентификации адресного цикла, во время которого действительны сигналы W/R#, D/C#, M/IO#, ВЕ [0:3] и А [31:2]

READY

I

Сигнал завершения шинного цикла. Шинный цикл расширяется на неограниченное время до появления сигнала готовности (низкий уровень)

LOCK

О

Сигнал монополизации управления шиной, вырабатывается на время выполнения инструкции по префиксу LOCK и автоматически при выполнении инструкций XCHG с памятью, подтверждения прерывания и доступа к таблицам дескрипторов

INTR

I

Сигнал запроса маскируемого прерывания

Сигнал

I/O

Назначение

NMI

I

Сигнал, высокий уровень которого вызывает немаскируемое прерывание NMI

RESET

I

Сигнал аппаратного сброса (высоким уровнем)

HOLD HLDA

I О

Запрос управления локальной шиной от другого контроллера и подтверждение предоставления

PEREQ

I

Запрос на передачу операнда сопроцессором

BUSY# ERROR#

I I

Сигналы состояния сопроцессора. Активность сигнала BUSY# останавливает процессор, а сигнала ERROR вызывает исключения при исполнении инструкций WAIT и некоторых инструкций ESCAPE